При разборе работы DCache удалось найти RS-триггер по спадающему фронту, выполненный в кастомной логике.
Очень интересно было получить месиво транзисторов и разобраться как оно работает. Разработчикам респект за головоломку
Транзисторная схема:
И логическая схема propagation-части триггера (out потом идёт на защелку):
Найдена огроменная ячейка, которая выполняет роль 8-MUX:
PS. Один из контактов шины DD (DD5/CPU) дополнительно "заворачивает" на такую ячейку. В остальном он повторяет входные схемы.
На улице стало холодать, короткое русское лето движется к зиме. Мозги немного остыли и стали думать.
После непродолжительного совещания мне было поручено разобраться куда приходят входы и откуда выходят выходы у шины DD.
Шина DD - это 32-разрядная шина данных, которая соединяет центральный процессор с оперативной памятью (DRAM).
Как и все контакты шины данных - контакты шины DD двунаправленные. Внутренне каждый контакт разводится на два провода: входной (DD/CPU) и выходной (CPU/DD). Про устройство контактной площадки (там используется кастомная CMOS-логика) можно почитать тут : http://wiki.psxdev.ru/index.php/CPU_PADS_BUSES#DD
Далее. Я проследил куда идут все провода и получилась такая картина:
Выходы на шину DD идут с обычных защёлок: http://psxdev.ru/cells/63 , разбросанных вперемешку внутри схемы MDEC RLE и других схем.
Входные пути идут на более хитрую схему, которая как я подозреваю работает следующим образом:
То есть если управляющая линия каскада активна, то входные данные загружаются на входной DFF, а линия DD "обрывается" с помощью tri-state, чтобы данные не уходили на другие схемы.
Каких-то чётких границ у схем нет, более того часть выходной схемы вылазиет вообще за пределы куска 00 (в кусок 02).
